

Protocolo I2C Comunicación sincrona - reloj (half duplex)


Desarrollado en 1982 por Philips Semiconductors

El **I2C** (pronunciado I-cuadrado C, o a veces **IIC** por las siglas en inglés correspondientes a **Inter-Integrated Circuit / circuito inter-integrado**) utiliza dos líneas (modos estándar, rápido y rápido plus) para controlar otros dispositivos, enviando y recibiendo información pero no al mismo tiempo, por lo que es **half duplex**:

- El protocolo permite controlar varios dispositivos considerados esclavos, por lo que en un mismo puerto podemos estar conectados a varios dispositivos. Esta acción se realiza mediante llamadas de lectura o escritura desde el Maestro.
- Esta acción se realiza mediante llamadas de lectura o escritura desde el Maestro
- La comunicación se da a una determinada frecuencia, la cual viene limitada por la frecuencia máxima que soporta el periférico con el cual nos queremos comunicar. A mayor frecuencia, implica que estamos enviando más datos por segundo.
- El reloj debe estar sincronizado con los bits para poder identificar el inicio y fin de cada bit.

- Una **línea de reloj SCL (Serial Clock)**
- Una **línea de datos SDA (Serial Data)**

- El transmisor primero envía la dirección del esclavo, la cual es de 7 bits por lo que en teoría podríamos conectar $2^7 = 128$ dispositivos (este valor está limitado por condiciones de hardware por lo que es solo teórico)
- Esta acción se realiza mediante llamadas de lectura o escritura desde el Maestro
- La comunicación se da a una determinada frecuencia, la cual viene limitada por la frecuencia máxima que soporta el periférico con el cual nos queremos comunicar. A mayor frecuencia, implica que estamos enviando más datos por segundo.
- El reloj debe estar sincronizado con los bits para poder identificar el inicio y fin de cada bit.



Velocidades de trabajo

Modo	Velocidad
Standard	100kbit/s
full speed	400kbit/s
fast mode	1Mbit/s
high speed	3.2Mbit/s

Mientras que UART es una comunicación 1 a 1, aquí podemos utilizar multiples receptores

Ejemplo de envío de datos

- La condición inicial, de bus libre, es cuando ambas señales están en estado lógico alto. En este estado cualquier dispositivo maestro puede ocuparlo, estableciendo la condición de inicio (start). Esta condición se presenta cuando un dispositivo maestro pone en estado bajo la línea de datos (SDA), pero dejando en alto la línea de reloj (SCL).
- **Start** = Inicio. Para enviar un mensaje un dispositivo controlador coloca el pin SDA en estado bajo manteniendo el pin SCL en estado alto. Esto hace que el resto de los dispositivos entiendan que un mensaje está a punto de ser enviado.
- **ADDR (Address)** = Dirección del esclavo (7 bits). La trama de dirección contiene la dirección del esclavo con el cual se desea comunicar el maestro, seguida por el bit escritura/lectura (R/W) y el bit de reconocimiento (ACK/NACK). La dirección del esclavo puede tener 7 o 10 bits y solo puede existir un esclavo con esa dirección en el bus.
- **R/W (Read/Write)** = bit de lectura o escritura. El bit R/W indica el tipo de operación a realizar. Es decir, que indica si el controlador va a enviar (R/W = 0) o recibir (R/W = 1) información desde el esclavo.
- **Data** = Datos enviados (8 bits)
- **ACK (ACKnowledged) / NACK = (NO ACKnowledged)** = Confirmación de recepción de datos / Confirmación de no recepción de datos. Este bit es enviado por el dispositivo que está recibiendo la trama. En el caso particular de la trama de dirección si el bit de reconocimiento es igual a cero indica que en el bus existe un esclavo con la dirección enviada.
- **Stop** = Fin de comunicación. Una vez se han enviado todas las tramas de datos el dispositivo controlador pone ambos pines en estado alto, primero el pin SCL y después el pin SDA. A esto se le denomina condición de parada y sirve para indicarle al esclavo que la comunicación ha terminado.

Componente

